(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公閱番号 特開2002-246571

(P2002-246571A)

(43)公開日 平成14年8月30日(2002.8.30)

(51) Int.Cl.'		識別記号		FΙ			ŕ	-7]-1*(参考)
H01L	27/108			H 0	l L 27/10		611	5 F O 8 3
	21/8242			G 1	LC 11/34		352C	5 M O 2 4
G11C	11/404						354D	
	11/407			H 0	1 L 27/10		671C	
							681D	
			審查請求	未請求	請求項の数12	OL	(全 15 頁)	最終頁に続く

(21)出願番号 特顧2001-39122(P2001-39122)

(22)出顧日 平成13年2月15日(2001.2.15)

(71)出顧人 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

(72)発明者 大澤 隆

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン

ター内

(74)代理人 100092820

弁理士 伊丹 勝


最終頁に続く

(54) 【発明の名称】 半導体メモリ装置

(57)【要約】

【課題】 単純なトランジスタ構造のメモリセルにより、ダイナミック記憶を可能とした半導体メモリ装置を 提供する。

【解決手段】 1ビットのメモリセルMCがフローティングのシリコン層12に形成された一つのMISトランジスタにより構成されれる。MISトランジスタのソース15、ドレイン14間に配置されたチャネル形成のための第1のゲート13とは別に、シリコン層12の電位を容量結合により制御するための電位固定された第2のゲート20が設けられる。MISトランジスタは、ドレイン接合近傍でインパクトイオン化を起こしてシリコン層12を第1の電位に設定した第1データ状態と、ドレイン接合に順方向電流を流してシリコン層12を第2の電位に設定した第2データ状態とをダイナミックに記憶する。



【特許請求の範囲】

【請求項1】 1ピットのメモリセルがフローティング の半導体層に形成された一つのMISトランジスタによ り構成され、

前記MISトランジスタのソース、ドレイン間に配置さ れたチャネル形成のための第1のゲートとは別に、前記 半導体層の電位を容量結合により制御するための電位固 定された第2のゲートが設けられ、

前記MISトランジスタは、ドレイン接合近傍でインバ クトイオン化を起として前記半導体層を第1の電位に設 10 定した第1データ状態と、ドレイン接合に順バイアス電 流を流して前記半導体層を第2の電位に設定した第2デ ータ状態とをダイナミックに記憶することを特徴とする 半導体メモリ装置。

【請求項2】 前記第1データ状態は、前記MISトラ ンシスタを5極管動作させることによりドレイン接合近 傍でインパクトイオン化を起こすことにより書き込ま ħ.

前記第2データ状態は、前記第1のゲートからの容量結 合により所定電位が与えられた前記半導体層と前記ドレ 20 インとの間に順方向バイアスを与えることにより書き込 まれることを特徴とする請求項1記載の半導体メモリ装 置。

【請求項3】 前記MISトランジスタが複数個マトリ クス配列され、第1の方向に並ぶMISトランジスタの ドレインがピット線に、第2の方向に並ぶMISトラン ジスタの第1のゲートがワード線に、前記MISトラン ジスタのソースが第1の固定電位に、前記MISトラン ジスタの第2のゲートが第2の固定電位にそれぞれ接続 されてメモリセルアレイが構成され、

データ書き込み時、前記第1の固定電位を基準電位とし て、選択ワード線に前記基準電位より高い第1の制御電 位を与え、非選択ワード線に前記基準電位より低い第2 の制御電位を与え、ビット線には第1及び第2データ状 態に応じてそれぞれ前記基準電位より高い第3の制御電 位及び前記基準電位より低い第4の制御電位を与えるよ うにしたことを特徴とする請求項1記載の半導体メモリ 装置。

【請求項4】 前記第2のゲートに与える第2の固定電 位を、前記半導体層の前記第2のゲート側の表面が蓄積 40 状態になるように設定したことを特徴とする請求項3記 載の半導体メモリ装置。

【請求項5】 前記第2のゲートに与える第2の固定電 位を、前記半導体層の前記第2のゲート側の表面が空乏 状態になるように設定したことを特徴とする請求項3記 載の半導体メモリ装置。

【請求項6】 前記第2のゲートに与える第2の固定電 位を、前記基準電位より低い電位に設定したことを特徴 とする請求項3記載の半導体メモリ装置。

により分離されて形成されたものであり、

前記第1のゲートは、前記半導体層の上部にワード線と して連続的に配設され、前記第2のゲートは、前記半導 体層の下部に前記ワード線と並行する配線として形成さ れていることを特徴とする請求項1乃至6のいずれかに 記載の半導体メモリ装置。

【請求項8】 前記半導体層は、半導体基板上に絶縁膜 により分離されて形成されたものであり、

前記第1のゲートは、前記半導体層の上部にワード線と して連続的に配設され、前記第2のゲートは、前記半導 体層の下部に、全メモリセルをカバーする共通ゲートと して形成されていることを特徴とする請求項1乃至6の いずれかに記載の半導体メモリ装置。

【請求項9】 前記第2のゲートは、前記絶縁膜中に埋 設されてゲート絶縁膜を介して前記半導体層に対向する 多結晶シリコン膜であることを特徴とする請求項7又は 8記載の半導体メモリ装置。

【請求項10】 前記第2のゲートは、前記絶縁膜を介 して前配半導体層に対向するように前配半導体基板の表 面部に形成された高濃度不純物拡散層であることを特徴 とする請求項7又は8記載の半導体メモリ装置。

【請求項11】 前記半導体層は、半導体基板上に形成 された柱状半導体であり、

前記第1のゲート及び第2のゲートは、前記柱状半導体 層の両側面に対向するように形成され、前記ドレインが 前記柱状半導体の上面に、前記ソースが前記柱状半導体 の下部に形成されていることを特徴とする請求項1乃至 6のいずれかに記載の半導体メモリ装置。

【請求項12】 前記第1のゲートと前記半導体層の間 30 の第1のゲート絶縁膜に比べて、前記第2のゲートと前 記半導体層の間の第2のゲート絶縁膜が厚く設定されて いることを特徴とする請求項1乃至6のいずれかに記載 の半導体メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、トランジスタの チャネルボディを記憶ノードとしてダイナミックにデー タ記憶を行う半導体メモリ装置に関する。

[0002]

【従来の技術】従来のDRAMは、MOSトランジスタ とキャパシタによりメモリセルが構成されている。DR AMの微細化は、トレンチキャパシタ構造やスタックト キャパシタ構造の採用により大きく進んでいる。現在、 単位メモリセルの大きさ (セルサイズ) は、最小加工寸 法をFとして、2F×4F=8F'の面積まで縮小され ている。つまり、最小加工寸法Fが世代と共に小さくな り、セルサイズを一般にαΓ'としたとき、係数αも世 代と共に小さくなり、F=0. 18μ mの現在、 $\alpha=8$ が実現されている。

【請求項7】 前記半導体層は、半導体基板上に絶縁膜 50 【0003】今後も従来と変わらないセルサイズ或いは

チップサイズのトレンドを確保するためには、F<0. $18 \mu \text{m}$ では、 α <8、更にF<0. $13 \mu \text{m}$ では、 α <6を満たすことが要求され、微細加工と共に如何にセ ルサイズを小さい面積に形成するかが大きな課題にな る。そのため、1トランジスタ/1キャパシタのメモリ セルを6 F'や4 F'の大きさにする提案も種々なされて いる。しかし、トランジスタを梃型にしなければならな いといった技術的困難や、隣接メモリセル間の電気的干 渉が大きくなるといった問題、更に加工や膜生成等の製 造技術上の困難があり、実用化は容易ではない。

【0004】これに対して、キャパシタを用いず、1ト ランジスタをメモリセルとするDRAMの提案も、以下 に挙げるようにいくつかなされている。

DJOHN E.LEISS et al, "dRAM Design Using the Taper-Isolated Dynamic Cell"(IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL. SC-17, NO. 2, APRIL 1982, pp337-344)

②特開平3-171768号公報

Marmix R.Tack et al, "The Multistable Charge-Cont rolled Memory Effect in SOI MOS Transistors at Low S, VOL. 37, MAY, 1990, pp1373-1382)

⊕Hsing-jen Wann et al, "A Capacitorless DRAM Cell on SOI Substrate" (IEDM93,pp635-638)

[0005]

【発明が解決しようとする課題】**①**のメモリセルは、埋 め込みチャネル構造のMOSトランジスタを用いて構成 される。素子分離絶縁膜のテーパ部に形成される寄生ト ランジスタを利用して、表面反転層の充放電を行い、二

②のメモリセルは、個々にウェル分離されたMOSトラ 30 ンジスタを用い、MOSトランジスタのウェル電位によ り決まるしきい値を二値データとする。

③のメモリセルは、SOI基板上のMOSトランジスタ により構成される。SOI基板の側から大きな負電圧を 印加してシリコン層の酸化膜と界面部でのホール蓄積を 利用し、このホールの放出、注入により二値記憶を行 う.

@のメモリセルは、SOI 基板上のMOSトランジスタ により構成される。MOSトランジスタは構造上一つで あるが、ドレイン拡散層の表面に重ねて逆導電型層が形 40 成され、実質的に書き込み用PMOSトランジスタと読 み出し用NMOSトランジスタを一体に組み合わせた構 造としている。NMOSトランジスタの基板領域をフロ ーティングのノードとして、その電位により二値データ を記憶する。

【0006】しかし、①は構造が複雑であり、寄生トラ ンジスタを利用していることから、特性の制御性にも難 点がある。②は、構造は単純であるが、トランジスタの ドレイン、ソース共に信号線に接続して電位制御する必 要がある。また、ウェル分離であるため、セルサイズが 50 とき、第2のゲート側にはゲート絶縁膜で決まる容量が

大きく、しかもビット毎の事き換えができない。〇で は、SOI基板側からの電位制御を必要としており、従 ってビット毎の書き換えができず、制御性に難点があ る。②は特殊トランジスタ構造を必要とし、またメモリ セルには、ワード線、ライトピット線、リードピット 線、パージ線を必要とするため、信号線数が多くなる。 【0007】との発明は、単純なトランジスタ構造のメ モリセルにより、ダイナミック記憶を可能とした半導体 メモリ装置を提供することを目的としている。

10 [0008]

【課題を解決するための手段】との発明に係る半導体メ モリ装置は、1 ビットのメモリセルがフローティングの 半導体層に形成された一つのMISトランジスタにより 構成され、前記MISトランジスタのソース、ドレイン 間に配置されたチャネル形成のための第1のゲートとは 別に、前記半導体層の電位を容量結合により制御するた めの電位固定された第2のゲートが設けられ、前記MI Sトランジスタは、ドレイン接合近傍でインパクトイオ ン化を起として前記半導体層を第1の電位に設定した第 Temperatures"(IEEE TRANSACTIONS ON ELECTRONDEVICE 20 1データ状態と、ドレイン接合に順方向電流を流して前 記半導体層を第2の電位に設定した第2データ状態とを ダイナミックに記憶することを特徴とする。

> 【0009】この発明において具体的には、第1データ 状態は、MISトランジスタを5極管動作させることに よりドレイン接合近傍でインパクトイオン化を起こすと とにより書き込まれ、第2データ状態は、第1のゲート からの容量結合により所定電位が与えられた半導体層と ドレインとの間に順方向バイアスを与えることにより書 き込まれる。

【0010】との発明において具体的にメモリセルアレ イは、MISトランジスタが複数個マトリクス配列さ れ、第1の方向に並ぶMISトランジスタのドレインが ビット線に、第2の方向に並ぶMISトランジスタの第 1のゲートがワード線に、MISトランジスタのソース が第1の固定電位に、MISトランジスタの第2のゲー トが第2の固定電位にそれぞれ接続されて構成される。 MISトランジスタがnちゃねる型であれば、データ書 き込み時、第1の固定電位を基準電位として、選択ワー ド線に基準電位より高い第1の制御電位を与え、非選択 ワード線に基準電位より低い第2の制御電位を与え、ビ ット線には第1及び第2データ状態に応じてそれぞれ基 準電位より高い第3の制御電位及び基準電位より低い第 4の制御電位を与えることにより、ビット単位でのデー タ書き換えが可能になる。MISトランジスタがpチャ ネル型の場合には、基準電位と各制御電位の関係を逆に すればよい。

【0011】第2のゲートに与える第2の固定電位は、 例えば半導体層の第2のゲート側表面が蓄積状態(フラ ットバンド状態を含む)になるように設定される。この 接続されたととになる。或いは、第2の固定電位を、半 導体層の第2のゲート側の表面が反転層が形成されない 範囲で空乏状態になるように設定してもよい。この場合、第2のゲート側のゲート絶縁膜が実質的に厚くなったと等価になる。具体的に、第2の固定電位として、表面を蓄積状態にするような基準電位より低い電位を与えることができる。

【0012】この発明によると、一つのメモリセルは、フローティングの半導体層を持つ単純な一つのトランジスタにより形成され、セルサイズを4F²と小さくすることができる。トランジスタのソースは固定電位に接続され、ドレインに接続されたビット線とゲートに接続されたワード線の制御のみによって、読み出し、書き換え及びリフレッシュの制御が行われる。即ち任意ビット単位でのデータ書き換えも可能である。また、トランジスタのボディに対向する第2のゲートには、ソースに与える基準電位より低い電位を与えてボディと容量結合させることによって、第1のゲートによるボディに対する容量結合比を最適化して、"0"、"1"データのしきい値電圧差を大きくすることができる。

【0013】との発明において具体的に、半導体層は、 半導体基板上に絶縁膜により分離されて形成されたSO I構造を持つものとする。との場合、第1のゲートは、 半導体層の上部にワード線として連続的に配設され、第 2のゲートは、半導体層の下部にワード線と並行する配 線として、或いは、全メモリセルをカバーする共通ゲー トとして形成される。また、第2のゲートは、半導体基 板と半導体層を分離する絶縁膜中に埋設されてゲート絶 緑膜を介して半導体層に対向する多結晶シリコン膜によ り構成することができる。或いはまた、第2のゲート は、半導体基板と半導体層を分離する絶縁膜を介して半 導体層に対向するように、半導体基板の表面部に形成さ れた髙濃度不純物拡散層により構成することもできる。 【0014】更に、との発明において、半導体層は、半 導体基板上に形成された柱状半導体とすることもでき る。この場合、第1のゲート及び第2のゲートは、柱状 半導体層の両側面に対向するように形成され、ドレイン が柱状半導体の上面に、ソースが前記柱状半導体の下部 に形成される。

【0015】更にとの発明において、第2のゲートと半 40 導体層の間の第2のゲート絶縁膜の膜厚を調整すること により、チャネルボディと第2のゲートとの間の容量を 調整することができ、これにより、第1のゲートからの チャネルボディに対する容量結合比を最適化することが できる。具体的に、第1のゲートと半導体層の間の第1 のゲート絶縁膜に比べて、第2のゲートと半導体層の間 の第2のゲート絶縁膜を厚く設定すれば、チャネルボディと第1のゲート間の容量に比べて小さくなる。これにより、

"0", "1"データのしきい値電圧差は小さくなる

が、チャネルボディの電位の第1のゲートに対する追随 性がよくなり、ワード線振幅を小さく抑えることがで き、微細化にとって好ましい。

[0016]

【発明の実施の形態】以下、図面を参照して、この発明の実施の形態を説明する。図1はこの発明によるDRAMの単位メモリセルの基本断面構造を示し、図2はその等価回路を示している。メモリセルMCは、SOI構造のNチャネルMISトランジスタにより構成されている。即ち、シリコン基板10上に絶縁膜としてシリコン酸化膜11が形成され、このシリコン酸化膜11上にp型シリコン層12が形成されたSOI基板が用いられている。この基板のシリコン層12上に、ゲート酸化膜16を介してゲート電極13が形成され、ゲート電極13に自己整合されてn型ソース、ドレイン拡散層14、15が形成されている。

【0017】ソース、ドレイン14.15は、底部のシリコン酸化膜11に達する深さに形成されている。従って、p型シリコン層12からなるボディ領域は、チャネ20 ル幅方向(図の紙面に直交する方向)の分離を酸化膜で行うとすれば、底面及びチャネル幅方向の側面が他から 絶縁分離され、チャネル長方向はpn接合分離されたフローティング状態になる。このメモリセルMCをマトリクス配列する場合、ゲート13はワード線WLに接続され、ソース15は固定電位線(接地電位線)に接続され、ドレイン14はビット線BLに接続される。

【0018】図3は、メモリセルアレイのレイアウトを 示し、図4(a), (b)はそれぞれ図3のA-A' B-B' 断面を示している。p型シリコン層12は、シ 30 リコン酸化膜21の埋め込みにより、格子状にパターン 形成される。即ちドレインを共有する二つのトランジス タの領域がワード線₩L方向にシリコン酸化膜21によ り素子分離されて配列される。或いはシリコン酸化膜2 1の埋め込みに代わって、シリコン層12をエッチング することにより、横方向の素子分離を行っても良い。ゲ ート13は一方向に連続的に形成されて、これがワード 線WLとなる。ソース15は、ワード線WL方向に連続 的に形成されて、これが固定電位線(共通ソース線)と なる。トランジスタ上は層間絶縁膜23で覆われての上 にピット線BLが形成される。ピット線BLは、二つの トランジスタで共有するドレイン14にコンタクトし て、ワード線WLと交差するように配設される。

【0019】これにより、各トランジスタのボディ領域であるシリコン暦12は、底面及びチャネル幅方向の側面が酸化膜により互いに分離され、チャネル長方向にはpn接合により互いに分離されてフローティング状態に保たれる。そしてこのメモリセルアレイ構成では、ワード線WLおよびビット線BLを最小加工寸法Fのビッチで形成したとして、単位セル面積は、図3に破線で示したように、2F×2F=4F'となる。

【0020】 このn チャネル型MISトランジスタから なるDRAMセルの動作原理は、MISトランジスタの ボディ領域 (他から絶縁分離された p型シリコン層 1 2) の多数キャリアであるホールの蓄積を利用する。即 ち、トランジスタを5極管領域で動作させることによ り、ドレイン14から大きな電流を流し、ドレイン14 の近傍でインパクトイオン化を起こす。このインパクト イオン化により生成される多数キャリアであるホールを p型シリコン層12に保持させ、そのホール蓄積状態を ン層 12の間のpn接合を顧方向パイアスして、p型シ リコン層 12の過剰ホールをドレイン側に放出した状態 をデータ"0"とする。

【0021】データ"0"、"1"は、チャネルボディ の電位の差として、従ってトランジスタのしきい値電圧 の差として記憶される。即ち、ホール蓄積によりボディ の電位が高いデータ"1"状態のしきい値電圧Vth1 は、データ"0"状態のしきい値電圧Vth0より低 い。ボディに多数キャリアであるホールを蓄積した

のバイアス電圧を印加することが必要になる。このデー タ保持状態は、逆データの書き込み動作(消去)を行わ ない限り、読み出し動作を行っても変わない。即ち、キ ャパシタの電荷蓄積を利用する1トランジスタ/1キャ パシタのDRAMと異なり、非破壊読み出しが可能であ る。

【0022】データ読み出しの方式には、いくつか考え られる。ワード線電位Vwlとバルク電位VBの関係 は、データ"0", "1"と関係で図5のようになる。 データ"0", "1"のしきい値電圧Vth0, Vth 1の中間になる読み出し電位を与えて、"0"データの メモリセルでは電流が流れず、"1"データのメモリセ ルでは電流が流れることを利用する。具体的には例え は、ビット線BLを所定の電位VBLにプリチャージし て、その後ワード線WLを駆動する。これにより、図6 に示すように、"0"データの場合、ビット線ブリチャ ージ電位VBLの変化がなく、"1"データの場合はプ リチャージ電位VBLが低下する。

【0023】第2の読み出し方式は、ワード線WLを立 40 注入保持されて再度"1"データが書き込まれる。 ち上げてから、ビット線BLに電流を供給して、

"0", "1"の導通度に応じてピット線電位の上昇速 度が異なることを利用する。簡単には、ビット線BLを 0 V にプリチャージし、図7に示すようにワード線WL を立ち上げて、ビット線電流を供給する。このとき、ビ ット線の電位上昇の差をダミーセルを利用して検出する ことにより、データ判別が可能となる。

【0024】第3の読み出し方式は、ビット線BLを所 定の電位にクランプしたときの、"0"、"1"で異な るビット線電流の差を読む方式である。電流差を読み出 50 み出しを行ったメモリセルと同じビット線BLにつなが

すには、電流-電圧変換回路が必要であるが、最終的に は電位差を差動増幅して、センス出力を出す。

【0025】との発明において、選択的に"0"データ を書き込むためには、即ちメモリセルアレイのなかで選 択されたワード線▼しとピット線BLの電位により選択 されたメモリセルのボディのみからホールを放出させる には、ワード線WLとボディの間の容量結合が本質的に なる。データ"1"でボディにホールが蓄積された状態 は、ワード線を十分負方向にパイアスして、メモリセル 例えばデータ"1"とする。ドレイン14とp型シリコ 10 のゲート・基板間容量が、ゲート酸化膜容量となる状態 (即ち表面に空乏層が形成されていない状態) で保持す ることが必要である。また、鸖き込み動作は、"0", "1"共に、パルス書き込みとして消費電力を減らすと とが好ましい。"0" 鸖き込み時、選択トランジスタの ボディからドレインにホール電流が、ドレインからボデ ィに電子電流が流れるが、ボディにホールが注入される ことはない。

【0026】より具体的な動作波形を説明する。図8~ 図11は、選択セルによるビット線の放電の有無により "1"データ状態を保持するためには、ワード線には負 20 データ判別を行う第1の読み出し方式を用いた場合のリ ード/リフレッシュ及びリード/ライトの動作波形であ る。図8及び図9は、それぞれ"1"データ及び"0" データのリード/リフレッシュ動作である。時刻t1ま では、データ保持状態(非選択状態)であり、ワード線 WLには負電位が与えられている。 時刻 t 1 でワード線 WLを正の所定電位に立ち上げる。このときワード線電 位は、"O", "1" データのしきい値V thO. V t h 1 の間に設定する。これにより、"1"データの場 合、予めプリチャージされていたビット線VBLは放電 従ってデータ読み出しの第1の方法は、ワード線WLに 30 により低電位になる。"0"データの場合はビット線電 位VBLは保持される。これにより"1"、"0"デー タが判別される。

> 【0027】そして、時刻t2で、ワード線WLの電位 を更に高くし、同時に読み出しデータが"1"の場合に は、ピット線BLに正電位を与え(図8)、読み出しデ ータが "0" の場合はビット線BLに負電位を与える (図9)。 これにより、選択メモリセルが"1"データ の場合、5極管動作により大きなチャネル電流が流れて インパクトイオン化が起こり、ボディに過剰のホールが

> "0"データの場合には、ドレイン接合が順方向パイア スになり、ボディに過剰ホールが保持されていない "0"データが再度審き込まれる。

> 【0028】そして、時刻t3でワード線WLを負方向 にバイアスして、リード/リフレッシュ動作を終了す る。"1"データ読み出しを行ったメモリセルと同じビ ット線BLにつながる他の非選択メモリセルでは、ワー ド線WLが負電位、従ってボディが負電位に保持され て、インパクトイオン化は起とらない。"0"データ読

る他の非選択メモリセルでは、やはりワード線WLが負 電位に保持されて、ホール放出は起とらない。

【0029】図10及び図11は、同じ読み出し方式に よるそれぞれ"1"データ及び"0"データのリード/ ライト動作である。図10及び図11での時刻t1での 読み出し動作はそれぞれ、図8及び図9と同様である。 読み出し後、時刻 t 2 でワード線WLを更に高電位と し、同じ選択セルに"0"データを書き込む場合には同 時に、ビット線BLに負電位を与え(図10)、"1" る(図11)。これにより、"0"データが与えられた セルでは、ドレイン接合が順方向パイアスになり、ボデ ィのホールが放出される。"1"データが与えられたセ ルでは、ドレイン近傍でインパクトイオン化が起こり、 ボディに過剰ホールが注入保持される。

【0030】図12~図15は、ビット線BLを0Vに プリチャージし、ワード線選択後にピット線BLに電流 を供給して、ビット線BLの電位上昇速度によりデータ 判別を行う第2の読み出し方式を用いた場合のリード/ 12及び図13は、それぞれ"1"データ及び"0"デ ータのリード/リフレッシュ動作である。 負電位に保持 されていたワード線WLを、時刻t1で正電位に立ち上 げる。このときワード線電位は、図7に示したように、 "0", "1" データのしきい値VthO, Vthlの いずれよりも高い値に設定する。或いは、ワード線電位 を、第1の読み出し方式と同様に、"0", "1"デー タのしきい値Vth0,Vth1の間に設定してもよ い。そして、時刻t2でビット線に電流を供給する。と れにより、"1"データの場合、メモリセルが深くオン 30 してビット線BLの電位上昇は小さく(図12)、

"0"データの場合メモリセルの電流が小さく(或いは 電流が流れず)、ビット線電位は急速に上昇する。これ により"1"、"0"データが判別される。

【0031】そして、時刻t3で、読み出しデータが "1"の場合には、ビット線BLに正の電位を与え(図 12)、読み出しデータが"0"の場合はピット線BL に負の電位を与える(図13)。これにより、選択メモ リセルが"1"データの場合、ドレイン電流が流れてイ ンパクトイオン化が起こり、ボディに過剰ホールが注入 40 保持されて再度"1"データが書き込まれる。"0"デ ータの場合には、ドレイン接合が順方向バイアスにな り、ボディに過剰ホールのない"0"データが再度書き 込まれる。時刻t4でワード線WLを負方向にバイアス して、リード/リフレッシュ動作を終了する。

【0032】図14及び図15は、同じ読み出し方式に よるそれぞれ"1"データ及び"0"データのリード/ ライト動作である。図14及び図15での時刻t1及び t2での読み出し動作はそれぞれ、図12及び図13と 同様である。読み出し後、同じ選択セルに"0"データ 50

を書き込む場合には、ビット線BLに負電位を与え(図 14)、"1"データを書き込む場合にはビット線BL に正電位を与える(図15)。 これにより、"0"デー タが与えられたセルでは、ドレイン接合が順方向パイア スになり、ボディの過剰ホールが放出される。"1"デ ータが与えられたセルでは、大きなドレイン電流が流れ てドレイン近傍でインパクトイオン化が起こり、ボディ に過剰ホールが注入保持される。

【0033】以上のようにこの発明によるDRAMセル データを書き込む場合にはビット線BLに正電位を与え 10 は、他から電気的に分離されたフローティングのチャネ ルボディを持つ単純なMOSトランジスタにより構成さ れ、4F'のセルサイズが実現可能である。また、フロ ーティングのボディの電位制御は、ゲート電極からの容 **量結合を利用しており、ソースも固定電位である。即** ち、読み出し/書き込みの制御は、ワード線♥しとビッ ト線BLで行われ、簡単である。更にメモリセルは基本 的に非破壊読み出しであるので、センスアンプをピット 線毎に設ける必要がなく、センスアンプのレイアウトは 容易になる。更に電流読み出し方式であるので、ノイズ リフレッシュ及びリード/ライトの動作波形である。図 20 にも強く、例えばオープンピット線方式でも読み出しが 可能である。また、メモリセルの製造プロセスも簡単で ある。

> 【0034】また、SOI構造は、今後のロジックLS 1の性能向上を考えたときに重要な技術となる。この発 明によるDRAMは、この様なSOI構造のロジックL SIとの混載を行う場合にも非常に有望である。キャパ シタを用いる従来のDRAMと異なり、ロジックLSI のプロセスと異なるプロセスを必要とせず、製造工程が 簡単になるからである。

【0035】更に、この発明によるSOI構造のDRA Mは、従来の1トランジスタ/1キャパシタ型のDRA MをSOI構造とした場合に比べて、優れた記憶保持特 性が得られるという利点がある。即ち従来の1トランジ スタ/1キャパシタ型のDRAMをSOI 構造とする と、フローティングのボディにホールが蓄積されてトラ ンジスタのしきい値が下がり、トランジスタのサブスレ ッショルド電流が増加する。これは配憶保持特性を劣化 させる。これに対してこの発明による1トランジスタの みのメモリセルでは、記憶電荷を減少させるトランジス タパスは存在せず、データ保持特性は純粋にpn接合の リークのみで決まり、サブスレッショルドリークという 問題がなくなる。

【0036】ととまでに説明した基本的なDRAMセル において、チャネルボディの電位の差として記憶される データ"0"、"1"のしきい値電圧差をどれだけ大き くとれるかがメモリ特性にとって重要になる。この点に 関してシミュレーションを行った結果によると、ゲート からの容量結合によるチャネルボディの電位制御を伴う データ書き込みに際して、書き込み直後の"0"。

"1"データのボディ電位差に比べて、その後のデータ

保持状態での"0"、"1"データのボディ電位差が小 さくなることが明らかになった。そのシミュレーション 結果を次に説明する。

【0037】デバイス条件は、ゲート長しg=0.35 μm、p型シリコン層12は厚さがtSi=100n m、アクセプタ浪度がNA=5×10¹⁷/cm³であ り、ソース14及びドレイン15のドナー濃度がND= 5×10¹⁰/cm³、ゲート酸化膜厚がtox=10n mである。

【0038】図16は、"0"データ書き込みと、その 10 後のデータ保持及びデータ読み出し(それぞれ瞬時で示 している) におけるゲート電位Vg、ドレイン電位V d、及びチャネルボディの電位VBを示している。図1 7は同じく、"1"データ書き込みと、その後のデータ 保持及びデータ読み出し(それぞれ瞬時で示している) におけるゲート電圧Vg、ドレイン電圧Vd、及びチャ ネルボディ電圧VBを示している。また、時刻 t 6 - t 7のデータ読み出し動作における"0"データのしきい 値電圧Vth0と"1"データのしきい値電圧Vth1 ・ソース間電圧Vgsを描くと、図18のようになる。 但し、チャネル幅Wとチャネル長しをW/L=0.17 5μm/0.35μmとし、ドレイン・ソース間電圧を Vds=0.2 Vとしている。

【0039】図18から、"0" 書き込みセルのしきい 値電圧Vth0と"1"書き込みセルのしきい値電圧V $thlの差 \Delta V th は、 \Delta V th = 0.32 V となって$ いる。以上の解析結果から、問題になるのは、図16及 び図17において、"O"書き込み直後(時刻t3)の のボディ電位がVB=0.85Vであり、その差が1. 62 Vであるのに対し、データ保持状態(時刻 t 6)で は、"0" 書き込みセルのボディ電位がVB = -2.04 V、"1"書き込みセルのボディ電位が VB=-1. 6 Vであり、その差が0.44 Vと書き込み直後より小 さくなっていることである。

【0040】とのように書き込み直後に比べて、その後 のデータ保持状態でのボディ電位のデータによる差が小 さくなる要因は、二つ考えられる。その一つは、ゲート からボディへの容量カップリングがデータにより異なる 40 位が与えられる。 ことである。"O"書き込み直後(t3-t4)では、 ドレインは-1.5 Vであるが、"1"書き込み直後で はドレインが2Vである。従って、その後ゲート電位V gを下げたとき、"1" 書き込みセルではチャネルが容 易に消失し、ゲート・ボディ間の容量が顕在化して、次 第にボディにホールが蓄積されて容量が大きくなる。一 方、"0" 書き込みセルではチャネルが容易には消失せ ず、ゲート・ボディ間容量が顕在化しない。

【0041】ゲート電位を下げ始めるより先にドレイン

ンスは解消されるかに思われる。しかしこの場合には、 "0" 掛き込みを行ったセルでは、チャネルが形成され た状態でドレイン電位が上昇して3極管動作による電流 が流れる。そして、"0"書き込みにより折角下げたボ ディ電位が、n型のドレイン及びチャネル反転層とp型 のボディとの間の容量結合により上昇してしまい、好ま しくない。

【0042】もう一つは、書き込み後の時刻 t 4-t5 の間で、ソース或いはドレインとボディとの間のpn接 合の容量でボディ電位が影響され、これが"0"。

"1"データの信号量を減らす方向に作用することであ

【0043】そこでこの発明においては、上記基本DR AMセルに対して、チャネル形成の制御を行うためのゲ ート(第1のゲート)とは別に、チャネルボディを容量 結合により電位制御するためのゲート (第2のゲート) を付加する。第2のゲートは、チャネルボディとの間の 容量を確保するためには、第2のゲート側の表面が蓄積 状態 (フラットバンド状態を含む) になるように、例え を見るために、その時間のドレイン電流 I d s とゲート 20 ぱソースに与えられる基準電位より低い電位(n チャネ ルの場合であれば、負電位)に固定すればよい。或い は、第2のゲートに、第2のゲート側の表面が反転層が 形成されない範囲で空乏状態になるような固定電位を与 えることもできる。これにより、実質的に第2のゲート 側のゲート絶縁膜厚を大きくしたと等価になる。以下に 具体的な実施の形態を説明する。

【0044】 [実施の形態1] 図19は、この発明の実 施の形態によるDRAMセル構造を、図1に対応させて 示している。基本構造は、図1と同様であり、図1と異 ボディ電位がVB=-0.77V、"1"書き込み直後 30 なる点は、チャネル制御を行う第1のゲート13とは別 に、シリコン層12にゲート絶縁膜19を介して対向し て容量結合する第2のゲート20が酸化膜11に埋め込 まれている点である。具体的にゲート絶縁膜19は、第 1のゲート13側のゲート絶縁膜16と同じ膜厚とす る。

> 【0045】実際のセルアレイ構成では、後に説明する ように、第1のゲート13はワード線として連続的に形 成され、第2のゲート20はこれと並行する配線として 配設される。第2のゲート20には、例えば負の固定電

> 【0046】[実施の形態2]図20は、別の実施の形 態によるDRAMセルの構造である。図19の実施の形 態と異なりとの実施の形態では、第2のゲート20は、 配線としてパターニングされず、セルアレイ領域全体を カバーするように共通のゲート(バックプレート)とし て配設される。この様な構造とすれば、第2のゲート2 0と第1のゲート13の位置合わせが不要であり、製造 ブロセスが簡単になる。

【0047】次に、上記した実施の形態1, 2のDRA 電位を200mVにリセットすれば、上述したアンバラ 50 Mセルについて、先に基本DRAMセルについて行った

と同様のシミュレーションを行った結果を説明する。デ バイス条件は、第2のゲート20がp*型多結晶シリコ ンであり、-2 Vに電位固定する。ゲート絶縁膜19は 第1のゲート13側のゲート絶縁膜16と同じ10nm 厚、その他の条件も先の基本DRAMセルの場合と同じ である。

13

【0048】図21は、"0" データ書き込みと、その 後のデータ保持及びデータ読み出し(それぞれ瞬時で示 している) におけるゲート電位Vg、ドレイン電位V d、及びチャネルボディの電位 V Bを示している。図 2 10 非選択ワード線の電位を十分に下げることが必要にな 2は同じく、"1"データ書き込みと、その後のデータ 保持及びデータ読み出し(それぞれ瞬時で示している) におけるゲート電圧Vg、ドレイン電圧Vd、及びチャ ネルボディ電圧VBを示している。

【0049】図21及び図22において、"0"書き込 み直後 (時刻 t 3) のボディ電位がV B = -0.82 V、"1" 書き込み直後のボディ電位がVB=0.84 Vであり、その差が1.66Vである。これに対し、デ ータ保持状態 (時刻 t 6) では、"O" 書き込みセルの のボディ電位がVB=-0.86Vであり、その差は 1. 12 V となっている。これは、先の基本 DR AMセ ル構造の場合と比較して、書き込み直後とその後のデー タ保持時の間で、ボディ電位の差の変化が小さくなって いる。

【0050】図23は、図18に対応させて、時刻t6 - t 7のデータ読み出し動作における"O"データのし きい値電圧VthOと"1"データのしきい値電圧Vt h l を見るために、その時間のドレイン電流 l d s とゲ ート・ソース間電圧Vgsを示している。これから、 "0" データのしきい値電圧Vth0と"1" データの しきい値電圧Vthlの差ΔVthは、ΔVth=0. 88Vである。従って、先の基本セル構造の場合に比べ て、"0", "1" データの間で大きな信号差が得られ ている。

【0051】図24は、図19のDRAMセル構造を用 いた場合のメモリセルアレイのレイアウトを示してい る。図25は図24のA-A'及びB-B'断面であ る。第1のゲート13がワード線WL1として一方向に 連続的に形成され、これに対応して、第2のゲート20 もワード線WL1と並行するワード線WL2として配設 される。但し、ワード線WL2は前述のように電位固定 される。その他の構成は、図3及び図4K示した基本D RAMセルの場合と同様であり、4F1のセル面積を実 現することができる。

【0052】上述のように、DRAMセルのボディに対 してバックゲート或いはバックプレートを設けてその電 位を固定することにより、"0", "1"データの間で 大きなしきい値電圧差が得られることが明らかになっ

れがある。とれは、セルアレイの中で選択的な"0"デ ータ書き込みを実現するためには、"1"データ書き込 みセルのデータ保持状態でのボディ電位を、"0"デー タ書き込み直後のボディ電位レベル以下にしなければな らないからである。

【0053】即ち、ビット線に共通接続されているDR

14

AMセルのうち、選択ワード線を上げてこれにより選択 されたセルで"0"データを書く場合、"1"データが 書かれている非選択セルでデータを保持するためには、 る。また、バックゲート或いはバックブレートでボディ に容量結合させていることは、相対的にフロントゲート (第1のゲート) からボディに対する容量結合を小さく することになるから、その分ワード線振幅を大きくする ことが必要になる。

【0054】以上のことから、第1のゲートと第2のゲ ートのチャネルボディに対する容量結合の大きさを最適 状態に設定することが必要になる。そのためには、第2 のゲート20とシリコン層12の間の第2のゲート絶縁 ボティ電位がVB=-1.98Ⅴ、"1"書き込みセル 20 膜19の膜厚を、第1のゲート13とシリコン層12の 間の第1のゲート絶縁膜16の膜厚との関係で最適化す ればよい。この点を考慮をした実施の形態を以下に説明 する。

> 【0055】[実施の形態3]図26は、その様な実施 の形態のDRAMセル構造を、図19に対応させて示し ている。上記実施の形態1、2では、第1のゲート13 側のゲート絶縁膜16と第2のゲート20側のゲート絶 縁膜19を同じ膜厚としたのに対してとの実施の形態で は、第1のゲート13側のゲート絶縁膜16の膜厚1 30 2.5 n m に対して、第2のゲート20側のゲート絶縁 膜19を37.5nmと厚くしている。

> 【0056】その他のデバイス条件を先の実施の形態の 場合と同じとして、そのミュレーション結果を図27及 び図28に示す。但し、ワード線振幅(Vg)は先の実 施の形態の場合と異なり、書き込み時のHレベルを3 V、データ保持時のLレベルを-0.5Vとしている。 図27では、書き込み直後からの電位変化のみ示してい る。また図29は、データ保持状態からデータ読み出し の間のセルのドレイン電流 Idsとゲート電圧Vgsの 40 関係を示している。

【0057】図29の結果から、"0"データと"1" データのしきい値電圧の差は、 ΔVth=0.62Vで ある。先の実施の形態の場合に比べて、しきい値電圧差 は小さくなるが、第1のゲート側の容量が相対的に第2 のゲート側の容量より大きくなるため、ワード線振幅を 小さして、同様の動作が可能になる。また、ワード線振 幅を小さくすることにより、トランジスタの耐圧による 制限内での動作が容易になる。

【0058】[実施の形態4]図30は、別の実施の形 た。しかしこの場合、ワード線の振幅が大きくなるおそ 50 態によるDRAMセルアレイのレイアウトを示し、図3

15

1はそのA-A'断面を示している。 ここまでの実施の 形態では、フローティングのチャネルボディを持つトラ ンジスタを作るためにSOI基板を用いたのに対し、こ の実施の形態では、いわゆるSGT(Surround ing Gate Transistor) 構造を利用 して、フローティングのチャネルボディを持つ縦型MI Sトランジスタにより DRAMセルを構成する。

【0059】シリコン基板10には、RIEにより、縦 横に走る溝を加工して、p型柱状シリコン30が配列形 成される。これらの各柱状シリコン30の両側面に対向 10 る。トランジスタのボディに対向する第2のゲートに するように、第1のゲート13と第2のゲート20が形 成される。第1のゲート13と第2のゲート20は、図 31の断面において、柱状シリコン30の間に交互に埋 め込まれる。第1のゲート13は、側壁残しの技術によ り、隣接する柱状シリコン30の間で隣接する柱状シリ コン30に対して独立したゲート電極として分離形成さ れる。一方第2のゲート20は、隣接する柱状シリコン 30の間にこれらが共有するように埋め込まれる。第 1, 第2のゲート13, 20はそれぞれ、第1, 第2の ワード線WL1、WL2として連続的にパターン形成さ 20 ある。

【0060】柱状シリコン30の上面にn型ドレイン拡 散層 14 が形成され、下部には全セルで共有されるn型 ソース拡散層15が形成される。これにより、各チャネ ルボディがフローティングである縦型トランジスタから なるメモリセルMCが構成される。ゲート13, 20が 埋め込まれた基板には層間絶縁膜17が形成され、この 上にビット線18が配設される。との実施の形態の場合 も、第2のゲート20に固定電位を与えて、先の各実施 の形態と同様の動作ができる。

【0061】[実施の形態5]図32は、更に別の実施 の形態によるDRAMセル構造を、図19或いは図20 に対応させて示している。この実施の形態の場合、分離 用のシリコン酸化膜11を薄くして、これをそのままゲ ート絶縁膜として用いている。そして、シリコン基板1 0の酸化膜11側の表面部に髙濃度のp・型拡散層を形 成してこれを第2のゲート20としている。この実施の 形態によっても先の各実施の形態と同様の動作ができ る。

【0062】ととまでの実施の形態では、第1のゲート 40 と第2のゲートとは半導体層を挟んで対向するように配 置している。即ち、図19、図20、図32の実施の形 態では、シリコン層12の上下に第1及び第2のゲート 1,20を配置し、図30,図31の実施の形態では、 柱状シリコンの30の両側面に第1及び第2のゲート1 3,20を配置している。しかし第1,第2のゲートの 配置はこれらの実施の形態に限られない。例えば、図に は示さないが、半導体層の第1のゲートが対向する面と 直交する面に第2のゲートを対向させるように、横方向 にメモリセルを分離する衆子分離領域に第2のゲートを 50 る。

配置するとともできる。

[0063]

【発明の効果】以上述べたようにこの発明によれば、一 つのメモリセルは、フローティングの半導体層を持つ単 純な一つのトランジスタにより形成され、セルサイズを 4F¹と小さくすることができる。トランジスタのソー スは固定電位に接続され、ドレインに接続されたピット 線とゲートに接続されたワード線の制御のみによって、 読み出し、書き換え及びリフレッシュの制御が行われ は、ボディと容量結合させることによって、第1のゲー トによるボディに対する容量結合比を最適化して、 "0", "1" データのしきい値電圧差を大きくすると

とができる。

【図面の簡単な説明】

【図1】との発明によるDRAMセルの基本構造を示す 断面図である。

【図2】同DRAMセルの等価回路である。

【図3】同DRAMのメモリセルアレイのレイアウトで

【図4】図3のA-A'及びB-B'断面図である。

【図5】同DRAMセルのワード線電位とバルク電位の 関係を示す図である。

【図6】同DRAMセルの読み出し方式を説明するため の図である。

【図7】同DRAMセルの他の読み出し方式を説明する ための図である。

【図8】同DRAMの"1"データ読み出し/リフレッ シュの動作波形を示す図である。

【図9】同DRAMの"0"データ読み出し/リフレッ シュの動作波形を示す図である。

【図10】同DRAMの"1"データ読み出し/"0" データ書き込みの動作波形を示す図である。

【図11】同DRAMの"0"データ読み出し/"1" データ書き込みの動作波形を示す図である。

【図12】同DRAMの他の読み出し方式による"1" データ読み出し/リフレッシュの動作波形を示す図であ

【図13】同DRAMの他の読み出し方式による"0" データ読み出し/リフレッシュの動作波形を示す図であ

【図14】同DRAMの他の読み出し方式による"1" データ読み出し/ "0" データ書き込みの動作波形を示 す図である。

【図15】同DRAMの他の読み出し方式による"0" データ読み出し/"1"データ書き込みの動作波形を示 す図である。

【図16】同DRAMセルの"0" 書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ

【図17】同DRAMセルの"1" 書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ

17

【図18】 同シミュレーションによる"0", "1" デ ータの読み出し時のドレイン電流ーゲート電圧特性を示 す図である。

【図19】との発明の実施の形態によるDRAMセルの 構造を示す断面図である。

【図20】他の実施の形態によるDRAMセルの構造を 示す断面図である。

【図21】同DRAMセルの"O"書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ る。

【図22】同DRAMセルの"1" 書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ

【図23】同シミュレーションによる"0", "1"デ ータの読み出し時のドレイン電流 - ゲート電圧特性を示 す図である。

レイアウトである。

【図25】図24のA-A'及びB-B'断面図であ *

* 3.

【図26】他の実施の形態によるDRAMセルの構造を 示す断面図である。

【図27】同DRAMセルの"0" 書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ る。

【図28】同DRAMセルの"1"書き込み/読み出し のシミュレーションによるボディ電位変化を示す図であ

【図29】同シミュレーションによる"0"、"1"デ 10 ータの読み出し時のドレイン電流ーゲート電圧特性を示 す図である。


【図30】他の実施の形態によるDRAMセルを用いた セルアレイのレイアウトである。


【図31】図30のA-A'断面図である。


【図32】他の実施の形態によるDRAMセルの構造を 示す断面図である。


【符号の説明】

10…シリコン基板、11…シリコン酸化膜、12…p 【図24】図19のDRAMセルを用いたセルアレイの 20 型シリコン層、13…第1のゲート、14…ドレイン拡 散層、15…ソース拡散層、20…第2のゲート。












【図13】




【図14】




【図15】




【図16】





【図17】





【図18】


















【図27】



【図28】









【図30】

[図31]



[図32]



フロントページの続き

(51)Int.Cl.'

識別記号

FΙ

テ-7フート (参考)

HO1L 27/10

681E

F ターム (参考) 5F083 AD02 AD06 AD69 GA09 GA11 HA02 NA01 ZA19 5M024 AA37 AA58 AA70 BB02 BB35 BB36 CC20 CC22 CC70 HH01 HH13 LL04 LL11 PP03 PP04 PP05 PP07 PP09 PP10

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
Потиев.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.